3. Запольскі, А. Я. Выбар фотаэлектрычных пераўтваральнікаў для павышэння энергетычнай эфектыўнасці станцый катоднай абароны падземных трубаправодаў / А. Я. Запольскі, М. А. Рогаў ; навук. кіраўнік Ю. В. Крышнеў // Исследования и разработки в области машиностроения, энергетики и управления : материалы XXIV Междунар. науч.-техн. конф. студентов, аспирантов и молодых ученых, Гомель, 25–26 апр. 2024 г. : в 2 ч. / М-во образования Респ. Беларусь, Гомел. гос. техн. ун-т им. П. О. Сухого ; под общ. ред. А. А. Бойко. – Гомель, 2024. – Ч. 2. – С. 65–68.
4. Messenger, R. Photovoltaic Systems Engineering / R. Messenger, J. Ventre. – 2nd ed. – CRC Press, 2003. – 480 p.
5. Esram, T. Comparison of Photovoltaic Array Maximum Power Point Tracking Techniques / T. Esram, P. L. Chapman // IEEE Transaction on Energy Conversion. – 2007. – Vol. 22, N 2. – P. 439–449.

СОВРЕМЕННЫЙ КРИЗИС ОПЕРАТИВНОЙ ПАМЯТИ И ТЕХНОЛОГИЧЕСКИЕ СТРАТЕГИИ ВЫХОДА

А. А. Антоненко

Учреждение образования «Гомельский государственный технический университет имени П. О. Сухого», Республика Беларусь

Научные руководители: Ю. В. Крышнев, Н. А. Красовская, А. Е. Запольский

Рассмотрены причины возникновения кризиса оперативной памяти современных вычислительных систем, проявляющегося в эффекте «стены памяти» (Memory Wall), и предложены технологические стратегии преодоления данного узкого места.

Ключевые слова: оперативная память, DRAM, Memory Wall, HBM, CXL, Processing-in-Memory, энергонезависимая память, MRAM, ReRAM, PCM, FeRAM, фон-неймановская архитектура.

Современные вычислительные системы столкнулись с фундаментальным ограничением – «стеной памяти». За два десятилетия скорость процессоров возросла примерно в 1000 раз, а DRAM – всего в 10 раз [1]. Процессор простаивает 60–90 % времени, а одно обращение к памяти эквивалентно ~500 арифметическим операциям [1]. Проблему усугубляют требования ИИ и Big Data [5].

Классическая фон-неймановская архитектура исчерпала возможности наращивания частоты шины. Ситуация обусловлена тремя факторами. Физический: технология DRAM достигла предела ~10 нм, дальнейшее масштабирование ведет к утечкам заряда [4]. Экономический: новый завод требует 20–30 млрд долл. при стагнации физического масштабирования, что стимулирует переход к архитектурной оптимизации. Архитектурный: раздельные блоки памяти и обработки создают барьер для роста производительности.

Для преодоления кризиса предложено эволюционное направление – оптимизация иерархии памяти через технологии HBM и CXL. HBM (3D-стекирование памяти у процессора) обеспечивает пропускную способность порядка терабайт в секунду, а CXL – когерентный доступ к общему пулу памяти в дата-центре [5]. CXL 3.0 поддерживается в Intel Xeon 6-го поколения и AMD EPYC, позволяя создавать масштабируемые пулы памяти [5] (рис. 1).




Рис. 1. Сравнительная схема архитектур HBM (3D-стекирование) и CXL (общий пул памяти через интерконнект)

Революционное направление (Processing-in-Memory – PIM): перенос вычислений в массив памяти устраняет основной источник энергопотребления (перемещение данных между памятью и процессором) [2] и особенно эффективен для тензорных вычислений и машинного обучения. Коммерческие реализации уже существуют: серверные модули DIMM от UPMEM со встроенными процессорными ядрами выполняют тензорные операции без передачи данных в CPU, что актуально для ИИ-инфраструктуры [2].

Эти технологии переходят от лабораторных исследований к коммерции. MRAM: Everspin Technologies сертифицировала 256 Мбит чипы для аэрокосмоса, Samsung предлагает встраиваемый MRAM вплоть до 5 нм [4]. ReRAM активно переходит от лабораторных образцов к серийному производству, находя применение во встраиваемых микроконтроллерах [3]. PCM остается в нише storage-class memory с масштабированием ниже 20 нм [4]. FeRAM переходит к субмикронным техпроцессам с трехмерной архитектурой конденсатора, что открывает путь к применению в Edge AI.

Сравнительные характеристики технологий энергонезависимой памяти

Технология	**Принцип работы**	**Статус на 2025–2026**	**Ключевое преимущество**	**Основные барьеры**
MRAM	Спиновое туннелирование, магнитные состояния	Массовое производство для автомобильной и космической электроники (22 нм → переход на 12 нм в 2026)	Неограниченная перезапись, радиационная стойкость (rad-hard)	Сложность производства при < 10 нм, высокий ток записи
ReRAM	Образование и разрушение проводящих филаментов в оксиде	Запуск в серийных MCU (28 нм → → 22 нм), экспериментальные образцы на 14 нм	Простота интеграции в BEOL, in-memory computing	Вариабельность параметров, ограниченный ресурс ($> 10^6$ циклов)
PCM	Фазовый переход (аморфное/кристаллическое состояние)	Ограниченное производство (28 нм → → 18 нм), используется в 3D XPoint-подобных решениях	Отличная масштабируемость, ячейка до 0,019 мкм²	Высокое энергопотребление при записи, дрейф сопротивления

Окончание

Технология	Принцип работы	Статус на 2025–2026	Ключевое преимущество	Основные барьеры
FeRAM	Сегнетоэлектрическая поляризация ($HfZrO_2$)	Технология на стадии пилотных партий (22 нм), основное применение – замена SRAM в IoT	Низкое напряжение, замена SRAM/DRAM	Проблемы масштабирования ниже 20 нм, деградация при высоких температурах

Примечание. Составлено на основе [3, 4].

В краткосрочной перспективе эффективность иерархии памяти повышается за счет интеллектуальных контроллеров («умных шлюзов»), анализирующих паттерны доступа и использующих адаптивную предвыборку и динамическое переупорядочивание команд, что особенно эффективно для смешанных нагрузок серверов баз данных и ИИ-инференса [1]. Применение таких контроллеров и технологий PIM позволяет сократить время простоя процессора на 20–40 % без модификации аппаратной части [5] и значительно уменьшить тепловыделение, поскольку движение данных по шине энергозатратнее арифметических операций [2], что критически важно для энергоэффективности Центра обработки данных (ЦОД).



Рис. 2. Дорожная карта развития технологий памяти на период 2026–2036 гг.
Примечание. Составлено на основе [4].

В 2026–2030 гг. ожидается массовое внедрение HBM4, CXL 3.0, первых PIM-ускорителей и запуск 8–10 новых заводов памяти [5] (рис. 2). Однако новые линии требуют 2–3 лет на сертификацию, поэтому дефицит и высокие цены на HBM для ИИ-ускорителей сохранятся минимум до 2028 г., что стимулирует внедрение архитектурных оптимизаций (CXL, PIM) на существующем оборудовании. В 2030–2035 гг. сформируется единое адресное пространство, объединяющее DRAM, энергонезависимую память класса SCM (MRAM/ReRAM/PCM) и CXL, а нейроморфные чипы и энергонезависимая память станут стандартом для IoT [4]. После 2035 г. – постепенный отказ от фон-неймановской архитектуры в пользу data-centric вычислений с ReRAM/PCM качестве основной памяти и появление гибкой электроники на 2D-материалах [2, 4].

Будущее вычислительной техники определяет архитектура памяти и организация взаимодействия с данными. Для ЦОД и ИИ-инфраструктуры комбинация HBM и CXL – наиболее реалистичное краткосрочное решение, увеличивающее пропускную способность в 3–5 раз без смены техпроцесса. В долгосрочной перспективе доминируют гибридные системы, сочетающие быструю DRAM для горячих данных и энергонезависимую память – для холодных, с максимальным приближением вычислений к хранилищу.

Литература

1. Patterson, D. A. Computer Architecture: A Quantitative Approach / D. A. Patterson, J. L. Hennessy. – 6th ed. – Morgan Kaufmann, 2019. – 856 p.
2. Processing Data Where It Makes Sense: Enabling In-Memory Computation / O. Mutlu [et al.] // Microprocessors and Microsystems. – 2019. – Vol. 67. – P. 28–41.
3. Metal-Oxide RRAM / H.-S. P. Wong [et al.] // Proceedings of the IEEE. – 2012. – Vol. 100, N 6. – P. 1951–1970.
4. IEEE International Roadmap for Devices and Systems (IRDS™) – 2025 Update: Memory and Storage. – IEEE, 2025.
5. Kim, J. High-Bandwidth Memory (HBM) and Compute Express Link (CXL): The New Memory Hierarchy for AI / J. Kim, S. Lee, H. Park // IEEE Micro. – 2025. – Vol. 45, N 2. – P. 22–31.

МИКРОКОНТРОЛЛЕРНЫЙ РЕГИСТРАТОР ТЕМПЕРАТУРЫ С ГРАФИЧЕСКИМ ЖИДКОКРИСТАЛЛИЧЕСКИМ ДИСПЛЕЕМ

С. Е. Рождаев

Учреждение образования «Гомельский государственный технический университет имени П. О. Сухого», Республика Беларусь

Научный руководитель Э. М. Виноградов

Рассмотрен микроконтроллерный регистратор температуры, который измеряет и отображает температуру окружающей среды в реальном времени на индикаторе графического жидкокристаллического дисплея.

Ключевые слова: графический жидкокристаллический дисплей, контроллер, среда разработки mikroC PRO for PIC, библиотечные функции, аналого-цифровой преобразователь.

Графические жидкокристаллические дисплеи (ГЖКД), или по-английски – GLCD (Graphical Liquid Crystal Display), представляют собой недорогие и удобные модули, позволяющие сэкономить время и ресурсы при разработке новых изделий, при этом обеспечивающие отображение большого объема информации при хорошей различимости и низком энергопотреблении.

Фирма Samsung разработала специальную микросхему – контроллер KS0108 – для управления подобными ЖК-дисплеями. Эти дисплеи можно встретить в самых разнообразных устройствах: измерительных приборах, медицинском оборудовании, промышленном и технологическом оборудовании.

Важнейшей задачей при проектировании микроконтроллерной системы является выбор средства разработки. Одним из таких программных инструментов является среда разработки сербской компании MikroElektronika. Компания MikroElektronika создала среду разработки mikroC PRO for PIC для PIC-микроконтроллеров [1]. С целью облегчения разработки программ в интегрированной среде mikroC PRO for PIC имеются библиотечные функции для управления графическим ЖКД на основе контроллера KS0108 [2]. Рассмотрим некоторые функции: