

ОПТИМАЛЬНАЯ ДЕКОМПОЗИЦИЯ МНОГОВХОДОВЫХ СУММАТОРОВ ПО МОДУЛЮ ДВА

Барскар Пиюш

Учреждение образования «Гомельский государственный технический университет имени П. О. Сухого», Беларусь

Научный руководитель И. А. Мурашко

Многовходовые сумматоры по модулю два нашли широкое применение в различных цифровых устройствах: генераторах псевдослучайных тестовых последовательностей, сигнатурных анализаторах, коммуникационных устройствах и т. п. Реализация произвольной логической функции на элементах «*Исключающее ИЛИ*» (*XOR*) часто является более эффективной с точки зрения аппаратных затрат (площади кристалла СБИС) и/или потребления энергии [1]. Особенно актуальна в настоящее время задача синтеза многовходовых логических элементов с минимальным энергопотреблением [2]. В [1] представлена методика оценки средней переключательной активности схем на основе элементов *XOR*. Это позволяет получить среднюю оценку переключательной активности. В настоящей работе рассмотрен случай, когда смена логических состояний на входах сумматора может происходить только в различные моменты времени, что позволяет получить максимально возможную оценку переключательной активности и, соответственно, максимальную потребляемую мощность, что гарантирует надежную работу схемы (реальная мощность никогда не превысит расчетную). Для этого случая в работе предложена методика декомпозиции многовходовых сумматоров по модулю два с минимальным энергопотреблением. Причем в отличие от работы [3] декомпозиция может проводиться на двухвходовые, трехвходовые и т. п. элементы. Получены оценки минимальной и максимальной переключательной активности. Приведены примеры минимальной реализации многовходового сумматора.

Энергопотребление цифровых КМОП схем вызвано следующими четырьмя основными источниками: токами утечки, обратными токами *pn*-переходов, сквозными токами при переключении элемента и токами заряда-разряда паразитной емкости. Причем основной вклад в энергопотребление (90–99 %) вносят два последних фактора (динамическая составляющая). Как показано в [3], потребляемая схемой энергия может быть найдена следующим образом:

$$E = WSA \cdot E_0, \quad (1)$$

где E_0 – энергия одного переключения (определяется переключаемым напряжением и нормализованной емкостной нагрузкой одного входа); WSA – переключательная активность схемы (среднее число переключений в течение такта работы).

Для анализа переключательной активности будем использовать модель, предложенную в [2], которая позволяет получить максимально возможную оценку переключательной активности (и, соответственно, максимальную оценку энергопотребления). Будем считать, что смена состояний в узлах схемы происходит в непересекающиеся моменты времени, а на входы поданы сигналы с максимальной переключательной активностью $WSA_i = 0,5$. В этом случае переключательная активность d -входового сумматора по модулю два, реализованного на b -входовых элементах XOR , будет:

$$WSA = \sum_{i=1}^n WSA_i, \quad (2)$$

где WSA_i – переключательная активность i -го узла; n – количество внутренних узлов.

Рассмотрим вывод выражений для оценки максимального (WSA_{\max}) и минимального (WSA_{\min}) значений переключательной активности d -входового сумматора по модулю два, реализованного на b -входовых элементах XOR . Минимальная реализация d -входового сумматора может быть выполнена на k элементах, где

$$k = \left\lceil \frac{d-1}{b-1} \right\rceil. \quad (3)$$

Исследования показали, что максимальную переключательную активность имеет схема с последовательным расположением элементов (рис. 1), которую можно определить как $((x_1 \oplus x_2 \oplus x_3) \oplus x_4 \oplus x_5) \oplus x_6 \oplus x_7$.




Рис. 1. Пример реализации семивходового сумматора по модулю два на трехходовых элементах с максимальной переключательной активностью

В общем случае максимальную переключательную активность можно найти из следующего выражения:

$$WSA_{\max} = x \left(\sum_{i=1}^k (b-1)i + 1 \right) - N, \quad (4)$$

где

$$N = (b-1)k + 1 - d. \quad (5)$$

Для минимальной переключательной активности выражения получаются не столь регулярными и имеют вид:

$$WSA_{\min} = \begin{cases} x(d + 3(k-1) - N) & \text{для } 0 < k \leq 4, \\ x(d + 3(k-1) + 2(k-4) - N) & \text{для } 4 < k \leq 13, \\ \dots \end{cases} \quad (6)$$

Примеры минимальной реализации представлены в нижеприведенной таблице. При $d = 7$ ($k = 3$) получим $WSA_{\min} = 6,5$. В компактной форме схема декомпозиции запишется как $((x_1 \oplus x_2 \oplus x_3) \oplus (x_4 \oplus x_5 \oplus x_6) \oplus x_7)$. Пример реализации сумматора представлен на рис. 2.

Примеры сумматоров с минимальной переключательной активностью

Число входов	Число вентилей	Переключательная активность	Схема
3	1	1,5	x_1
5	2	4,0	$x_1 \oplus (x_2)$
7	3	6,5	$x_1 \oplus (x_2 \oplus x_3)$
9	4	9,0	$x_1 \oplus (x_2 \oplus x_3 \oplus x_4)$
11	5	12,5	$x_1 \oplus (x_2 \oplus (x_5 \oplus x_6) \oplus x_3 \oplus x_4)$
13	6	16,0	$x_1 \oplus (x_2 \oplus (x_5 \oplus x_6) \oplus x_3 \oplus x_4)$
15	7	19,5	$x_1 \oplus (x_2 \oplus (x_5 \oplus x_6 \oplus x_7) \oplus x_3 \oplus x_4)$
17	8	23,0	$x_1 \oplus (x_2 \oplus (x_5 \oplus x_6 \oplus x_7) \oplus x_3 \oplus (x_8 \oplus x_4))$
19	9	26,5	$x_1 \oplus (x_2 \oplus (x_5 \oplus x_6 \oplus x_7) \oplus x_3 \oplus (x_8 \oplus x_9) \oplus x_4)$




Рис. 2. Пример реализации семивходового сумматора по модулю два на трехходовых элементах с минимальной переключательной активностью

На рис. 3 представлены графики зависимости минимальной и максимальной переключательной активности от числа используемых вентилей.




Рис. 3. Сравнение между максимальной и минимальной переключательной активностью

Анализ графика показывает, что уже при $k > 4$ минимальная переключательная активность практически в два раза меньше, чем максимальная.

Л и т е р а т у р а

1. Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – New York : John Wiley and Sons, Inc., 2000. – 376 p.
2. Мурашко, И. А. Встроенное самотестирование. Методы минимизации энергопотребления : монография / И. А. Мурашко, В. Н. Ярмолик. – Saarbrucken : LAP LAMBERT Academic Publishing, 2012. – 339 с.
3. Мурашко, И. А. Анализ энергопотребления многовходового сумматора по модулю два / И. А. Мурашко // Информатика. – 2006. – № 1 (9). – С. 97–103.