Источники рассеиваемой мощности цифровых КМОП - схем

Abstract

Проведен анализ источников рассеиваемой мощности цифровых КМОП-схем. Представлены основные подходы к снижению потребления энергии при проектировании и тестировании цифровых схем. Показаны тенденции изменения доли различных составляющих рассеиваемой мощности при переходе в субмикронную область.

The sources of power dissipation in digital CMOS circuits have been analyzed. Basic approaches to energy consumption reduction in the process of CMOS circuit designing and testing are presented. The tendencies of changing various power dissipation components portion with the transition to submicron technologies are shown.